Отправлено JimBin 19 января 2005 г. 14:29 В ответ на: И как это Вы себе представляете без упрвляющего сигнала? отправлено SM 19 января 2005 г. 14:23

судя по ответу - скорее всего нельзя.

возможно вопрос задан неверно.

опишу подробнее:

к плисине к одному порту подключен контроллер, а к другому память. нужно чтобы контроллер мог и писать и читать эту память. это реально сделать без доп сигналов от управляющего мк? или нужно обязательно добавить управление, которое бы переключало - пишем или читаем память.

спасибо

• Да, сигнал нужен, и на контроллерах такой сигнал "OE" называется. — SM   (19.01.2005 14:38, пустое)
  • ОК. спасибо за помощь. (-) — JimBin   (19.01.2005 14:53, пустое)
    • Ответ: В verilog'е есть такое понятие как "сила" драйвера, при ее использовании сигнал принимает значение самого сильного драйвера. — telme   (19.01.2005 15:11, 572 байт)
      • Это все хорошо пока синтезировать не надо (+) — SM   (19.01.2005 16:09, 113 байт)
        • все-таки verilog придуман был для поделирования, а такая ячейка (хоть и описана telme неправильно) в АЗИКовых IO-библиотеках бывает (в PGA - не видел) — yes   (20.01.2005 09:56, пустое)
          • поделирование - значит моделирование :) — yes   (20.01.2005 09:57, пустое)