[an error occurred while processing this directive]
|
Я так моделирую для проверки проекты, полученные автоматом из схематикса. При этом проблемы возникают с единственным аналоговым компонентом – резистором (проходные и подтягивающие), но они легко лечатся как раз при помощи этих ограничение силы сигнала, т.е. нечто такое получается:
model Res (a, b);
inout a;
inout b;
assign week a = b;
assign week b = a;
endmodule
Синтаксисом могу путать, но думаю идея понятно используется "слабое" дрейверение, обеспечивающее скажем подтяжку к "1", а когда надо сигнал ее устанавливает в нужное состояние.
E-mail: info@telesys.ru