Отправлено SM 19 января 2005 г. 16:09 В ответ на: Ответ: В verilog'е есть такое понятие как "сила" драйвера, при ее использовании сигнал принимает значение самого сильного драйвера. отправлено telme 19 января 2005 г. 15:11

а то потом, если вдруг оно как-то умудрится ссинтезироваться - то начнут бодаться силами реальные выходы :) :) :)

• все-таки verilog придуман был для поделирования, а такая ячейка (хоть и описана telme неправильно) в АЗИКовых IO-библиотеках бывает (в PGA - не видел) — yes   (20.01.2005 09:56, пустое)
  • поделирование - значит моделирование :) — yes   (20.01.2005 09:57, пустое)