[an error occurred while processing this directive]
все-таки verilog придуман был для поделирования, а такая ячейка (хоть и описана telme неправильно) в АЗИКовых IO-библиотеках бывает (в PGA - не видел)
(«Телесистемы»: Конференция 'Программируемые логические схемы и их применение')
Отправлено
yes
20 января 2005 г. 09:56
В ответ на:
Это все хорошо пока синтезировать не надо (+)
отправлено SM 19 января 2005 г. 16:09
Составить ответ
|||
Конференция
|||
Архив
Ответы
поделирование - значит моделирование :)
—
yes
(20.01.2005 09:57,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru