[an error occurred while processing this directive]
|
Я бы дал задание описать несложное АЛУ и регистровый файл с несколькими шинами доступа для процессора на verilog и AHDL, дав достаточно подробное текстовое описание входных и выходных сигналов. А затем попросил бы выбрать "на глазок" наиболее подходящую(ие) ПЛИС (из списка) для реализации данных блоков при заданных таймингах.
E-mail: info@telesys.ru