[an error occurred while processing this directive]
А зачем другие (или если другие, то какие позволят)? ISE же поддерживает CPLD (работаю с 95XL на VHDL), но в отличие от FPGA не хочет выдерживать временные ограничения. Хотя и пишет '..Please select "Use Timing Constraints" in the implementation options', но где сия оция для CPLD-го камня находится?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

миниатюрный аудио-видеорекордер mAVR

Отправлено NovikM 26 апреля 2004 г. 16:38
В ответ на: там попроще, и тулзы другие отправлено yes 26 апреля 2004 г. 14:50


Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru