|
|
а) в качестве операнда может использоваться непосредственно ячейка памяти.
б) за один такт может быть считано три различных слова данных из трех разных мест адресного пространства (или считано одно, записано два, или считано два, записано одно) одновременно с program fetch на 32 бита. То есть 6 независимых шин.
в) Расположение сдвигателя на входе АЛУ. А не отдельным девайсом.
г) спекулятивный pre-fetch с "раздвоением" IBQ на условных переходах.
против этого что есть а АД? Ну разве что спекулятивное выполнение инструкций, дающее сомнительный выигрыш при грамотном расположении данных.
Остальное - как например параллельный load/store с арифметикой, параллельная арифметика на двух АЛУ и т.п. есть что там, что тут.
Пусть а) и в) было и в 2х и в 5х, и получило просто дальнейшее развитие. И что? У АД этого как не было, так и нет. Мне, как приверженцу ассемблера, это видится жутко не удобным. И в разработке своего DSP-ядра, которое понадобилось, я буду придерживаться в первую очередь того, чтобы во всех командах любыми операндами могли быть ячейки памяти, а не только источником. И это главное, дающее плюс в скорости и компактности кода.
P.S.
Я про 2 mac'а вообще ничего не говорю, это есть сейчас везде и не является каким-то преимуществом.
E-mail: 
info@telesys.ru
