Отправлено dsmv 18 июля 2003 г. 12:44

Есть такой компонет, который получен кодогенератором Xilinx

component ctrl_buf32 is
port (
oe: in std_logic;
i: in std_logic_vector(31 downto 0);
o: out std_logic_vector(31 downto 0));
end component;
Это буфер для внутренней шины с 3-им состоянием

Есть такой фрагмент кода:
bufa: ctrl_buf32 port map(
oe => sel,
i => a,
o => d );

bufb: ctrl_buf32 port map(
oe => seln,
i => b,
o => d );

При синтезе в Synplify Pro 7.2 получаем тактое сообщение для каждого из разрядов

Net work.test(sim)-d[0] has multiple drivers
output pin:o[0] inst:bufb of work.ctrl_buf32(syn_black_box)
output pin:o[0] inst:bufa of work.ctrl_buf32(syn_black_box)
input pin:D[0] inst:c[31:0] of PrimLib.dff(prim)

Вопрос как это победить? В ISE подобные конструкции проходят.

• Всем спасибо. Конструкция o<=a when sel='1' else (others=>'Z') работает. И действительно разводится во внутреннюю шину с 3-мя состояниями. — dsmv   (18.07.2003 15:47, пустое)
• Ответ: Зачем такие сложности? — V61   (18.07.2003 13:55, 284 байт)
  • Золотые слова. Рекомендую всякие технологические прибамбасы делать в верхнем уровне проекта. Или там где они действительно нужны. — KA   (18.07.2003 14:06, пустое)
• Ответ: — KA   (18.07.2003 13:12, 300 байт)
  • Spartan 2E, этот атрибут установлен. — dsmv   (18.07.2003 13:14, пустое)
• В вашем случае - никак. (+) — andrew_b   (18.07.2003 12:59, 213 байт)