[an error occurred while processing this directive]
|
component LD is
port (
G : in STD_LOGIC;
D : in STD_LOGIC;
Q : out STD_LOGIC
);
end component;
attribute syn_black_box of LD: component is true;
это чтобы Synplify не ругался.
Не известно, для какого чипа вы делаете. Не все серий работают внутри с TRI шиной.
E-mail: info@telesys.ru