|
|
1. Насчет КУ. ПОВЫШАЕТСЯ. Так как в данном случае рассматриваем цепочку из комплементраных пар, охваченную обратной связью, как аналоговую систему. Она будет определятся всего лишь одним параметром - коэффициентом передачи (комплексным). Который, после его преобразования в вещественную форму вылезет в коэффициент усиления и фазовый сдвиг. Так вот сами и рассмотрите - одну комплементарную пару в этом ракурсе и штук пятнадцать соединенных последовательно через RLC-цепочки (L появится от металлизации на кристалле). И применение термина "время задержки" из цифровой техники тут неприемлемо.
2. Про 5 вольт на VCCIO. Заметные проблемы могут возникать только в переходных процессах из-за существенного расширения зоны одновременного открытия p- и n- канальных половин. То есть сильное увеличение сквозного тока на фронтах (или в том самом линейном режиме, но для ПЛИС это не актуально). И то, вся эта заметность вероятнее всего (я точно не знаю технологии, по которой сделана именно альтера) окончится порчей временнЫх параметров и динамическими токами.
Хуже другие факторы. При уменьшении топологических размеров (именно из-за этого понижаются питающие напряжения и повышается быстродействие) уменьшается как площадь затвора, так и толщина изоляции. Причем вторая уменьшается во много раз больше первой для обеспечения низкого сопротивления открытого канала. А значит - и уменьшается напряжения пробоя этой изоляции. Для первой пары транзисторов входного буфера это не актуально - они толерантны к 5V, а вот к каскаду, обеспечивающему переход с VCCIO->VCCINT это может оказаться на грани. И еще - есть защитные диоды (а также паразитные переходы) между VCCIO и VCCINT - которые не обязаны оставаться закрытыми при превышении разностью VCCIO-VCCINT документированного максимального значения (VCCIOmax-VCCINTmin). Со всеми вытекающими.
E-mail: 
info@telesys.ru
