"Внешняя ИМС имеет setup (4ns), hold (1ns) and clock to output (20ns)"

Ну то есть это уже не SPI, как я и предполагал, несмотря на название "spiclk" и фразу "наподобие SPI". Частоты немного не те и сигналы немного не те. Кроме того, если период spiclk равен 4 периодам 144 мегагерцового клока, и clock to output = 20 ns - то на всю петлю фрон внутреннего внутренний клока - выход spiclk - прием spiclk внешней микросхемой = выдача данных - прием данных FPGA - фронт клока FPGA остается в запасе всего 7 ns. Довольно жестко выходит.