Отправлено plus 26 мая 2006 г. 11:46

2SAZH непонял причём здесь разрядность, я про разрядность ничего не писал...http://www.telesys.ru/wwwboards/fpga/267/messages/19728.shtml

например выражение a <= s + r + t + u + d + g; вычисляется неверно(проверил в симуляторе), выходит это выражение синтезируется в цепочку последовательных сумматоров?
при использовании мегафункции parallel_add всё исправляется.
вопрос такой, можно ли использовать простую запись, но при этом что бы она синтезировалась через parallel_add ?

• Ответ: — SAZH   (26.05.2006 13:03 212.113.112.201, 751 байт)
  • Ответ:(+) — plus   (26.05.2006 13:22 82.179.67.254, 150 байт)
    • Ответ: — SAZH   (26.05.2006 13:25 212.113.112.201, 123 байт)
      • Ответ(+) — plus   (26.05.2006 14:40 82.179.67.254, 721 байт)
        • Ответ: — SAZH   (26.05.2006 16:17 212.113.112.201, 1211 байт)
        • Вроде как out[11] всегда будет 0, почему считает неверно - непонятно — Shtirlits   (26.05.2006 15:01 83.149.205.223, пустое)
          • может не успевает? — plus   (26.05.2006 15:08 82.179.67.254, пустое)
            • Ответ: — Victor Yurchenko   (26.05.2006 16:05 193.41.4.2, 709 байт)
              • большое спасибо за ответ(то что надо). по поводу не успевает - я и сам это подозревал(см. выше), что касается скобок- не нашел в описании ничего, может поделитесь качественной книжкой, я бы меньше глупых вопросов задавал... — plus   (26.05.2006 16:15 82.179.67.254, пустое)
                • А как я поделюсь, если мыло не указано? — Victor Yurchenko   (26.05.2006 16:45 193.41.4.2, 450 байт)
                  • в той же библии об этом указанно HDL Chip design :) — des00   (26.05.2006 16:52 80.89.147.5, пустое)
                  • мыло внутри(+) — plus   (26.05.2006 16:52 82.179.67.254, 18 байт)

E-mail: info@telesys.ru