Отправлено Victor Yurchenko 26 мая 2006 г. 16:45 В ответ на: большое спасибо за ответ(то что надо). по поводу не успевает - я и сам это подозревал(см. выше), что касается скобок- не нашел в описании ничего, может поделитесь качественной книжкой, я бы меньше глупых вопросов задавал... отправлено <font color=gray>plus</font> 26 мая 2006 г. 16:15

Насчет скобок, я сам не помню, где читал.
Я учился по The Verilog Hardware Description Langauge(Thomas, Moorby), в оригинале.
А вообще, то возьмите любую из книг В. Стешенка.
Вот несколько ссылок, может пригодятся:
http://www.asic-world.com/examples/verilog/
http://www.veripool.com/
http://users.aol.com/SGalaxyPub/useful_links_verilog.htm
http://www.fpga.com.cn/freesourse/freecore.htm
http://www.sunburst-design.com/papers/

• в той же библии об этом указанно HDL Chip design :) — des00   (26.05.2006 16:52 80.89.147.5, пустое)
• мыло внутри(+) — plus   (26.05.2006 16:52 82.179.67.254, 18 байт)

E-mail: info@telesys.ru