Отправлено M_A 07 апреля 2005 г. 05:07

про общее правило, что надо начинать функциональной симуляцией, а заканчивать временной.
Я в своем проекте делал сразу временную, все заработало.
Потом ради интереса попробовал сделать функциональную - не пашет!!!
Что кто по этому поводу думает и какие у меня шансы на то, что заработает в железе (микросхемы еще не пришли, не прошивал).
По моему если на времянке все намано, должно работать, если не встречу никаких свободных камней...

• Ответ: Ага, всем спасибо, вопрос почему более-менее прояснился(+) — M_A   (09.04.2005 05:41, 402 байт)
  • Да не грозит ничем. Но! Если времянка работает, это великолепно — Gorby   (11.04.2005 12:03, 544 байт)
• Ну, вы же знаете, новичкам и в карты везет и вообще, а на самом деле — Gorby   (08.04.2005 16:22, 746 байт)
• В VHDL есть понятие переменной, с которой нужно работать очень аккуратно в триггерных структурах(+) — DPAVLOV   (08.04.2005 01:24, 625 байт)
  • Немного ошибся(+) — DPAVLOV   (08.04.2005 01:45, 304 байт)
• расхождения появляются потому что в симуляторе может быть 9 состояний — mishal   (07.04.2005 11:06, 47 байт)
• Кстати, у меня есть знакомый — Builder   (07.04.2005 11:00, 447 байт)
  • я тоже никогда не пользовался временным моделированием, и тоже никогда проблем не возникало причем даже с несколькими клоками в системе, правда проекты поменьше - s2 100 — lutik   (07.04.2005 15:15, пустое)
• Ответ: — SAZH   (07.04.2005 09:37, 478 байт)