Отправлено Builder 07 апреля 2005 г. 11:00 В ответ на: Тут ниже пост "Откуда могут появлятся различия в поведении схемы в симуляторе и в железе?" навел меня на свой вопрос. Многоуважаемый Gorby говорит...(+) отправлено M_A 07 апреля 2005 г. 05:07

который уже давно работает без временной симуляции.
Ограничивается только функциональной, после чего при разводке контролирует времянку - и всё. Говорит что пока проблем не возникало - всё работает. И проекты довольно большие (старшие из Virtex).
Но у него были 100% синхронные схемы с одним клоком, и он имеет опыт в корректном описании синхронных схем (т.е. проблем с тем что вместо тригера получается несколько защёлок не возникает).

• я тоже никогда не пользовался временным моделированием, и тоже никогда проблем не возникало причем даже с несколькими клоками в системе, правда проекты поменьше - s2 100 — lutik   (07.04.2005 15:15, пустое)