[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Тут работы на три часа,чтоб получить основную прошивку и возиться дальше уделяя время работе а не приколам программ.....
Что-бы не быть голословным глянь http://www.jelezo.com.ua/products.html
(сайт в разработке первые недели:)
Итак PCI ПОСТ-карта!!Когда мы решили взяться за
этот проэкт я за пару часов набросал основные узлы
на AHDL и выбрав чип ЕРМ3064АТС100-10 начал рисовать
схему и разводить плату.Развел-заказал-след.3 недели занимался
совсем другим делом.Прошивкой я занялся,когда мне уже запаянную плату
принесли:)))
За 3-4 часа осилил прошивку и еще через пару часов плата
заработала на чипсете LX.Потом был месяц изменений прошивок,
так как плата должна работать ВЕЗДЕ!!!!Сразу глянув на твой
код я тебе скажу-в этом виде не будет она работать на 90%
материнок.Я провозился 1 день с твоей проблемой и 1 месяц
с приколами PCI(не все там по протоколу:)).А теперь
представь свой путь MSim(или ActHDL)-LS-MAX- и так по
кругу теряя драгоценное время.
К чему я это все веду.Не к тому ведь кто круче или умнее.
Жалко смотреть как ты теряешь время возясь с LS & VHDL.
Я в 40 ячеек вместил все,что ты написал+два семисегментных
дешифратора+на выход сигналы шины на диоды+возможность
ручной установки порта на дипе+еще пару мулек%))
Объем кода-1.5 экрана+пару LPM в GDF.Проэкт
при этом как на ладони!!!!
Готов выслушивать критику,но не пойму,зачем писать
код на VHDL под Альтеру в задачах столь критичных
к размеру прошивки,если есть AHDL??Или ты хочешь
опосля ASIC выпустить:)))Может у меня отсталое
мышление-НО МНЕ УДОБНО РАБОТАТЬ И ДУМАТЬ В ВИДЕ
БЛОКСХЕМ,тоесть я двумя руками за HDL!!!!Но ведь
удобнее отдельные модули(написанные на hdl)
видеть в связке с остальными в виде блоксхемы.
E-mail: info@telesys.ru