|
Настоящий тест подразумевает под собой т.н TEST BENCH тоесть,тестовый
код(не синтезируемый) с обратной связью.Применительно к PCI это должна быть модель чипсета.Однако это можно сделать только на VHDL/Verilog и в пакетах типа Aldec или ModelSim.
А то что натулила Альтера называется входные векторы.И как бы не вела
себя твоя прошивка,эти входные сигналы не обращают на это внимание.
Второе:Мое мнение-чем раньше начинать гонять на железе,тем лучше.
Яркий пример-делал я плату преобразования ТВ стандартов.Прошивку наваял за один день.За тем ПОЛГОДА!!!!! возился с устранением
джиттера из-за неидеальности входного видеосигнала,вернее из-за
ОГРОМНОГО джиттера входного синхро.А как это узнать при моделировании?
Был бы нормальный сигнал-не былоб проблем:))
E-mail: 
info@telesys.ru
