Отправлено Serge 28 ноября 2001 г. 12:08 В ответ на: zero delay oscillation? отправлено Ildarka 26 ноября 2001 г. 18:45

Это происходит в основном на этапе "поведенческого моделирования",когда задержки элементов нулевые.В этом случае симулятор использует шаг симуляции для увелечения времени моделирования и шаг симуляции,который не увеличивает общее время моделирование.Последний называется делта цикл (delta cycle). Когда происходит большое количество делта циклов без изменения общего времени моделирования, то программа говорит,что имеет место -"zero delay loop". В синхронном устройстве при наличии обратной связи или комбинационной асинхронной схемы может возникнуть ситуация, когда изменение сигналов комбинационной схемы происходит за время меньшее,чем полпериода тактового сигнала. В этом случае может происходить зацикливание.Я пару раз сталкивался с подобной проблемой в случае связки FSM+комбинаторная схема. Сейчас делаю полностью синхронные проекты и таких проблем нет.

• Ответ: на ответ — Ildarka   (29.11.2001 16:05, 479 байт)
  • Ответ: — Ildarka   (29.11.2001 16:05, пустое)
• Ответ: на ответ — Ildarka   (29.11.2001 16:04, 475 байт)
  • Ответ: Буфер внешний или из i/o блока плис? — Serge   (30.11.2001 11:36, пустое)
    • Ответ: внешний — Ildarka   (30.11.2001 12:24, пустое)
      • Ответ: — Serge   (30.11.2001 13:25, 186 байт)
        • Ответ: мне то нравятся, но уже есть готовая "железка" :( — Ildarka   (03.12.2001 16:47, пустое)