Отправлено krupskij 12 октября 2004 г. 11:26

Поставил тут на плату для последовательного ввода пару
74hc597. Включение такое же, как и у 74hc595, только
выход данных - своя нога. т.е.
9 - SO, на процессор
10 - nCLR - на +5в
11 - SCK - последовательный клок.
12 - RCK - защелкивание данных из защелок в сдвиговый регистр.
13 - nPL - на GND, передача данных из входов в защелки разрешена
14 - SI - на GND, не используется
Порядок работы такой. Дергаем 0-1-0 RCK (защелкиваем данные в сдвиговый
регистр)б потом 8 раз 0-1-0 дергаем SCK, на SO должны синхронно с
нарастанием SCK вылезать данные. Ан нет. Где я чего напутал???

• PL на нуле запретил сдвиг и открыл хроническую загрузку сдвигового регистра. — SM   (12.10.2004 12:52, пустое)
  • Ах блин, так у них еще и PLом дергать надо? — krupskij   (12.10.2004 13:04, пустое)
    • ;) — -=Vit=-   (12.10.2004 13:47, пустое)
      • Хшо. Тады какие варианты? Чтоб ног не добавлять. — krupskij   (12.10.2004 15:01, пустое)
        • Если просто 12(STcp) и 13(~PL) замкнуть между собой... — ??!!   (12.10.2004 17:02, 174 байт)
          • У Fairchild вааще написано, что при nSLOAD (nPL) = 0 достаточно только RCK — -=Vit=-   (12.10.2004 18:51, пустое)
            • Это для загрузки, а еще надо сдвигать, — ??!!   (12.10.2004 20:41, 34 байт)
        • С выв. 2 на 13 проложить R, с 13 на общий - C — -=Vit=-   (12.10.2004 15:57, пустое)
          • Глюк. CS (Hi) на 13, с 13 на 12 - R, с 12 на gnd - C. CS установить до и удерживать всё время вычитывания — -=Vit=-   (12.10.2004 16:02, пустое)
        • С другой стороны http://www.standardproducts.philips.com/products/hc/pdf/74hc597.pdf стр.6 крайнее левое состояние так и обозвано "parallel load both input and shift registers". Должно работать. — krupskij   (12.10.2004 15:40, пустое)
• У них выход не имеет Z-состояния — -=Vit=-   (12.10.2004 12:46, пустое)