Отправлено san'a 04 февраля 2003 г. 23:16 В ответ на: Внутри - "я знает". Там пол-питания пороги. ТТЛ-совместимость делают только в выходных ячейках (и то далеко не всегда - в той же альтере, во многих чипах, уровни вообще-то программируются), так как во первых это снижает общую помехоустойчивость, а во вторых более геморройно делать "несимметричные" полевики. отправлено SM 04 февраля 2003 г. 23:10

• Отдельно взятый вход - устойчивей. Но только проблема в том - что вход это к примеру одна десятимиллионная часть чипа. И помеха будет влиять не только на этот вход (да и к тому же если она пройдет между тактами, то вообще ничего не будет), а и на все остальное. Так что в общей массе ТТЛ-совместимые входы повышения помехозащищенности "по 1" не дают ни грамма. — SM   (04.02.2003 23:22, пустое)
  • Но эти входы ухудшают помехозащищенность по "0" , согласны? Сиречь по "1" схема устойчивей. Межуровневая зона лежит, скажем, в 0.8 .. 1.7 В, особенно если рассматривать всю плату, на которой может стоять десяток чипов с ТТЛ- входами, помеха по земле легче вызовет к-е нибудь несанкционированное переключение... — san'a   (04.02.2003 23:32, пустое)
    • Ответ: — Victor Yurchenko   (05.02.2003 10:30, 991 байт)
      • Невнимательно Вы читаете, почтеннейший. Разберем Ваш ответ: — san'a   (05.02.2003 12:38, 838 байт)
        • Ответ: — Victor Yurchenko   (05.02.2003 18:54, 842 байт)
  • Рассматриваются естественно помехи по питанию, а не по входу. — SM   (04.02.2003 23:23, пустое)