Ну, ну.... При одинаковой тактовой частоте сигнал в 12 раз быстрее (за счет RISC архитектуры)...... А у этого 12 клоков - машинный цикл, фуфло.... («Телесистемы»: Конференция «Микроконтроллеры и их применение»)

Ну, ну.... При одинаковой тактовой частоте сигнал в 12 раз быстрее (за счет RISC архитектуры)...... А у этого 12 клоков - машинный цикл, фуфло....

(«Телесистемы»: Конференция «Микроконтроллеры и их применение»)

Отправлено serj_ 02 декабря 2002 г. 12:01
В ответ на: Конечно, очень интерсено... Цыгнал ушел в ... Но вот RISC это как ? Это что там они укастрировли ? отправлено SM 01 декабря 2002 г. 23:30

Составить ответ ||| Конференция ||| Архив

Ответы

VersaMIX и VersaDSP как и Cygnal - 1 clock/cycle, но при чем там RISC - непонятно. — просто так (02.12.2002 15:42, пустое)
RISC - reduced instruction set computing. И где-ж там оно "reduced" ? Одни понты. — SM (02.12.2002 12:04, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru