VersaMIX и VersaDSP как и Cygnal - 1 clock/cycle, но при чем там RISC - непонятно. («Телесистемы»: Конференция «Микроконтроллеры и их применение»)

VersaMIX и VersaDSP как и Cygnal - 1 clock/cycle, но при чем там RISC - непонятно.

(«Телесистемы»: Конференция «Микроконтроллеры и их применение»)

Отправлено просто так 02 декабря 2002 г. 15:42
В ответ на: Ну, ну.... При одинаковой тактовой частоте сигнал в 12 раз быстрее (за счет RISC архитектуры)...... А у этого 12 клоков - машинный цикл, фуфло.... отправлено serj_ 02 декабря 2002 г. 12:01

Составить ответ ||| Конференция ||| Архив

Ответы

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru