wire [35:0] in_data;
reg [8:0] out_data;
wire [1:0] selector;
always @*
case (selector)
2'b00 : out_data <= in_data[8:0];
2'b01 : out_data <= in_data[17:9];
2'b10 : out_data <= in_data[26:18];
2'b11 : out_data <= in_data[35:27];
endcase
не смотрите, что out_data тип reg имеет. В этой конструкции, always @* он выродится в чистую комбинаторную логику