[an error occurred while processing this directive]
|
поработав 2 недели в схематике с более менее сложными проектами я это дело забросил и подался в AHDL. На изучение основ на примерах и руских доках (которыми могу поделиться) ушло 2 дня, теперь на переделку схемы у меня вместо нескольких часов двигания мышкой уходи максимум час работы на клаве. Сейчас осваиваю Verilog (на днях поставил Active HDL), так там различных плис до одного места и проект можно быстро перевести на различную базу
E-mail: info@telesys.ru