[an error occurred while processing this directive]
|
Описания на руском основ AHDL и Verilog с примерами (формат doc). кроме того описанна немного работа с пакетом MaxPlus2 (который скачивается с альтеровского фтп 102 МБ, но есть и на дисках) можно Quatrus(там же). Это для AHDLю Для Verilog/VHDL можно Active HDL (см последнюю страницу конфы по HDL) можно Sinplify.
некоторые аспирины могу выслать
Что касается сложности моих проектов то делаю на плис то что от меня требуют начальники (+ немного для себя по ночам), а это пока устройства сопряжения МК (в основном) или ПК с быстродействующими устройствами (АЦП и ......)
E-mail: info@telesys.ru