[an error occurred while processing this directive]
Господа! Кто-нибудь знает, как задержать сигнал на Verilog в Quartus, путем введения макроячеек, чтобы не происходило оптимизации?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Maksim
09 октября 2003 г. 17:00
Составить ответ
|||
Конференция
|||
Архив
Ответы
Понаставить LCELL'ов. Они и на верилоге описаны
—
SМ
(09.10.2003 17:10,
пустое
)
Ответ: вставлял функции: lpm_latch, lpm_tff, buf(), and() - все цепочки съедаются, что интересно, в MAX+II, конструкция lpm_latch не оптимизировались и дествительно подставлялись LCELL
—
Maksim
(09.10.2003 17:17,
пустое
)
Ответ: Так надо вставлять DFF, он несъедоный.
—
murid0
(10.10.2003 13:55,
пустое
)
А вставь прямо LCELL()
—
SМ
(09.10.2003 17:52,
пустое
)
Keep navernoe. No kak on v Quartus nazyvaet#sja ne znaju
—
KA
(09.10.2003 17:02,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru