Отправлено SМ 09 октября 2003 г. 17:10 В ответ на: Господа! Кто-нибудь знает, как задержать сигнал на Verilog в Quartus, путем введения макроячеек, чтобы не происходило оптимизации? отправлено Maksim 09 октября 2003 г. 17:00

• Ответ: вставлял функции: lpm_latch, lpm_tff, buf(), and() - все цепочки съедаются, что интересно, в MAX+II, конструкция lpm_latch не оптимизировались и дествительно подставлялись LCELL — Maksim   (09.10.2003 17:17, пустое)
  • Ответ: Так надо вставлять DFF, он несъедоный. — murid0   (10.10.2003 13:55, пустое)
  • А вставь прямо LCELL() — SМ   (09.10.2003 17:52, пустое)