[an error occurred while processing this directive]
|
Есть проэкт сделаный на Verilog в ActivHDL 6.1 для Virtex1600e. В нем несколько FSM разной сложности. Заметил я что если ставиш "onehot" опцию для кодирования FSM то (после разводки) с вероятностью 50-70% в кристалле автомат не работает (вылетает в неопределенные состояния). Пробовал Synplify 7.1 и родной XST 5.2.В тоже время при моделировании (в том числе и временном) все ОК. При кодировании "binary" все нормально. Кто нибуть сталкивался с подобным?
E-mail: info@telesys.ru