Ответ: Исходники рисуются и генерятся в ActivHDL 6.1 FSM2VHDL утилитой («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Ответ: Исходники рисуются и генерятся в ActivHDL 6.1 FSM2VHDL утилитой

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено RobDSP 02 сентября 2003 г. 16:52
В ответ на: В таком случае остается только смотреть на исходный текст. отправлено Valeri 02 сентября 2003 г. 14:32

Внутренняя логика расписанна на "if else". Все входы и выходы делаю на регистрах.

Отправка ответа