Отправлено yes 18 июня 2003 г. 11:04

ну не совсем gated (для gated есть СЕ вход, а выключать такт чтобы потребление модуля снизить наверно бесмыслено)

я хотел бы сделать работу узла переключаемой - то есть он тактируется либо от одного такта, либо от другого, такты асинхронны и высокие (то есть их перемножать и пользоваться СЕ нельзя)
при переключении можно потерять 1-2 цикла...
такое можно ли сделать? как? для этого обязательно bufg тратить?

• Ответ: (+) — SM   (18.06.2003 18:07, 1228 байт)
  • Только получится clock latency больше на время прохождения через 1 LUT. — SM   (18.06.2003 18:46, пустое)
    • А вот так это выглядит в исходнике (+) — SM    (19.06.2003 00:24, 2146 байт)
• Ответ: Монтажное или снаружи чипа и подключенные к нему регистровые выходы с третьими состояниями. — murid0   (18.06.2003 14:12, 238 байт)
  • не понял — yes   (18.06.2003 15:59, пустое)
    • Ответ: типа поясняю ;-)) — net   (18.06.2003 16:48, 166 байт)
      • работать не будет - частоты высокие и асинхронные - получится генератор глюков — yes   (18.06.2003 17:00, пустое)
        • так вам про это и написали под словом фаза разная - или вы сообщение не читали? — net   (18.06.2003 17:08, пустое)
• Ответ:пардон, если я чего-то не понял... — jm   (18.06.2003 12:06, 775 байт)
  • спасибо, меня как раз практический аспект интрересует — yes   (18.06.2003 12:39, 338 байт)
    • Ответ: Практически получите перекос CLK, а один мультиплексор (или TBUF) скорость не ухудшит. — V61   (18.06.2003 13:46, пустое)
      • шина (большая - на каждой линии несколько входов/выходов с HiZ), провода, еще задержка на оbufе - сильно ухудшает... в 10нс не укладывается — yes   (18.06.2003 15:58, 30 байт)
        • Ответ: 100 Мгц для шины многовато. Но со стороны ПЛИС это можно выдержать. — V61   (18.06.2003 17:59, 144 байт)
        • с мультиплексором (вместо тристабильной шины), наверно хуже еще будет — yes   (18.06.2003 16:01, пустое)
    • да, синхронные с разным тактом — yes   (18.06.2003 12:41, пустое)