Отправлено dsmv 16 апреля 2003 г. 09:56 В ответ на: Подскажите плиз, как мне тут лучше реализовать проект на Альтере... отправлено Garisoft 16 апреля 2003 г. 01:24

По моему лучше использовать VHDL (или Verilog) с использованием
готовых LPM модулей для умножителей и сумматоров. Разработку проводить
во внешнем САПРе, например Aldec ActiveHDL.

• По моим наблюдением - AHDL+максплюс делает (по крайней мере по area) внешних сапров на ура. И квартуса тоже. — SM    (16.04.2003 10:27, пустое)
  • С этим спорить не буду, вот только моделировать по моему крайне сложно. На VHDL у меня есть модель почти полной платы. Проверяются все обратные связи. Симулятор MAXPLUSa это сделать не может. А временная модель создаются очень долго (если используются блоки памяти) — dsmv   (16.04.2003 18:00, пустое)
    • :-) Для симуляции я при помощи xport.exe перегоняю в верилог (вместе с мегафункциями и всем хламом) - и вперед. — SM    (16.04.2003 23:37, пустое)
      • Век живи, век учись :-) Попробовал создать выходной tdo файл из схемы, и его проконвертить. С первого раза не получилось, ругается на блоки памяти. Но зато сделал быстро! — dsmv   (17.04.2003 11:16, пустое)
        • Кстати и для ASIC так делаю - AHDL (как мой любимый язык) -> xport -> verilog -> ASIC. — SM   (17.04.2003 16:34, пустое)
          • Ответ: Что же это за ASIC? — ICdiver   (18.04.2003 11:31, пустое)
            • Типа микроконтроллера. Ядро+память+периферия. Изготовление на TSMC. — SM   (18.04.2003 11:48, пустое)
              • В принципе не большой - потянуло где-то на 30000 гейтов. — SM   (18.04.2003 11:58, пустое)
  • и у меня такое же наблюдение — net   (16.04.2003 11:07, пустое)
• Раз используется Altera, то мне кажется - лучше использовать LPM Altera с Megawizard Plugin Manager. — METEOP   (16.04.2003 10:06, пустое)

E-mail: info@telesys.ru