Отправлено karabas 01 марта 2001 г. 16:57

Помогите начинающему :).
Исходные данные: существует 8-битовая шина данных, подключенная к кристаллу ПЛМ. Есть битовые сигналы чтения/записи и 2-х битовый адрес. В кристалле необходимо реализовать 4-е 8-битовых регистра. Каждый регистр выбирается адресом. При активации сигнала записи необходимо записать данные с шины данных в соответствующий регистр, а при активации сигнала чтения необходимо на шину данных выдать содержимое соответствующего регистра.
Как это все правильно описать на VHDL? Задача,в принципе, выдуманная. На самом деле я никак не могу реализовать конструкцию - несколько источников данных <-> одна двунаправленная шина.
Заранее благодарен.

• про верилог, могу точно , а на VHDL наверно так (пусть эксперты поправят) — yes   (01.03.2001 17:25, 449 байт)
  • Ответ: Спасибо, а при такой ситуации.. — karabas   (01.03.2001 18:51, 1739 байт)
    • Ответ: — Игорь   (01.03.2001 19:40, 542 байт)
      • Небольшое дополнение (+) — AlexP   (01.03.2001 22:01, 578 байт)
        • а вопрос — yes   (02.03.2001 11:38, 471 байт)
          • About RTL (+) — AlexP   (02.03.2001 18:55, 233 байт)
            • все-таки не совсем ясно — yes   (05.03.2001 12:28, 219 байт)