[an error occurred while processing this directive]
|
Есть к Вам вопрос :
Преобразование AHDL -> Verilog в своих проектах
Вы делаете из исходного текста или после разводки ?
У меня возникла трудность - при преобразовании LPM
не получается параметризованный аналог на Verilog.
Спасибо.
E-mail: info@telesys.ru