[an error occurred while processing this directive]
|
Я отлаживаю код на альтере, потом преобразую в верилог и синтезирую в асик. Мне соверщенно не интересно, во что он там чего преобразует, а то что с LPMов параметры сносит - так это только на пользу - быстрее синтезирует. Естественно преобразую из исходника, но уже из отлаженного. Потом модельсимом проверяю, что бы ничего не попортилось.
E-mail: info@telesys.ru