Отправлено yes 23 декабря 2002 г. 14:18

вобщем (по оценкам в конфе) хочется синтезировать Synplify, а моделировать ActiveHDL

что при этом требуется еще ( для implementation / debug(?) )

в общем не хочется иметь ограничений на объем кристалла

и сколько стоят средства официально? (по опыту покупок у Cadence - часто дают дискаунт и реальная цена сильно отличается от заявленой на сайте)

я уже несколько раз спрашивал и смотрел, но только сейчас появилась возможность занятся и хочется не ошибиться в наборе средств и их стоимости, так как есть вероятность что денег на что-либо дополнительное потом не дадут и пользоватся нелегальным софтом тоже

• Ответ: У SCAN'а на сайте есть прайс лист... — Pashka   (23.12.2002 15:06, 768 байт)
  • спасибо (вроде так и представлял), и про симуляторы можно подробнее ? — yes   (23.12.2002 17:06, 229 байт)
    • Не знаю какой действительно лучше, это только мои наблюдения... — Pashka   (23.12.2002 17:20, 475 байт)
      • Опечатка: "два языка в одном проекте может". И дополнение... — Pashka   (23.12.2002 17:23, 135 байт)
        • у каденс NC-Verilog, а XL - действительно медленный, но самый "сайнофный" :) а про Aldec — yes   (24.12.2002 08:30, 237 байт)
          • Самая полная версия Aldec умеет VHDL + Verilog + схема. Про PLI, VPI. Это пробел в моем образовании. Даже не знаю что это такое :-) — Pashka   (24.12.2002 10:00, пустое)
            • PLI (program language interface) - позволяет написать на С функцию и позвать ее из Verilog через $имя_функции — yes   (24.12.2002 13:03, 196 байт)
• Ответ: У SCAN'а на сайте есть прайс лист... — Pashka   (23.12.2002 15:06, 768 байт)