Отправлено yes 24 декабря 2002 г. 08:30 В ответ на: Опечатка: "два языка в одном проекте может". И дополнение... отправлено Pashka 23 декабря 2002 г. 17:23

он чего VHDL+Verilog не умеет?

и про поддержку PLI, VPI и тому подобного как в этих симуляторах (я пользовался только PLI, но для других интерфейсов очень полезные штучки встречаются - хотелось бы иметь побольше в одной бутылке :)

• Самая полная версия Aldec умеет VHDL + Verilog + схема. Про PLI, VPI. Это пробел в моем образовании. Даже не знаю что это такое :-) — Pashka   (24.12.2002 10:00, пустое)
  • PLI (program language interface) - позволяет написать на С функцию и позвать ее из Verilog через $имя_функции — yes   (24.12.2002 13:03, 196 байт)