Отправлено -=Sergei=- 16 ноября 2002 г. 19:17

А в чем различия между бит файлом под master Cclk - загрузка из ПЗУ и JTAG Clk????
В файле только 10 байт отличаются и я думаю что это что нить типа даты...
И вообше чем генерили бит файлы, где такая хитрая настройка?

• В xapp151 "Virtex Series Configuration Architecture User Guide" расписан Configuration Option Register (COR) — andrew_b   (18.11.2002 11:30, пустое)
• См. Design Manager -> Design -> Options -> Configuration -> Edit Options -> Startup — Pashka   (18.11.2002 09:57, 253 байт)
• В опцях bitgen'а параметр StartupClk (Cclk, UserClk, JtagClk) — andrew_b   (18.11.2002 08:43, пустое)