[an error occurred while processing this directive]
|
Первые три ответа интуитивно понятны.А по третьему - внизу распечатка сообщения,я понял так что не хватает времени между изменением адреса FIFO(LocalAdresWrH) и фронтом клока.Т.е. по пути накопились задержки,как с этим бороться?
Clock Setup: 'pll:inst12|altpll:altpll_component|_clk0' -9.389 ns 54.00 MHz ( period = 18.518 ns ) N/A OutputMux:inst10|ReadOutFifo:inst|LocalAdresWrH OutputMux:inst10|ram2p:inst6|altsyncram:altsyncram_component|altsyncram_11o1:auto_generated|ram_block1a0~porta_datain_reg7 pll:inst12|altpll:altpll_component|_clk1 pll:inst12|altpll:altpll_component|_clk0 690