|
|
Altera как-то не особо распространяется про величину jitter'а на выходе PLL (когда он работает на глобальные цепи), в DataSheet указывают jitter только для внешнего выхода PLL'а (Period jitter = 300 ps на 100 МГц !!!). Это при том, что на входе PLL jitter не должен превышать 200ps.
Предположим стоит задача передать данные с одной платы на другую (на обоих стоят Cyclone) по нескольким LVDS каналам (Clk + несколько данных) с частотой где-нибудь 200 Мбит/c на канал (fClk = 200/2 = 100 МГц). На стороне приемника из 100 МГц снова (с помощью PLL) хочется получить 200 МГц - выходит (по Cyclone II HandBook) это недопустимо ?
Одним словом, насколько допустимо включать один PLL на выход другого при частотах порядка 100 МГц и более ?
|
|
E-mail: 
info@telesys.ru
