Отправлено -=Sergei=- 23 мая 2002 г. 17:06

После имплементации получаю VHDL модель, в ней используется
U9 : X_CLKDLL2
generic map (
CLKDV_DIVIDE => 2.0,
DUTY_CYCLE_CORRECTION => TRUE,
MAXPERCLKIN => 40000 ps
)
port map (
RST => U9_LOGIC_ZERO,
CLKFB => APP_CLK,
CLKIN => NET24771,
NOADJUST => GND_1,
CLK0 => NET23461,
CLK180 => U9_CLK180,
CLK270 => U9_CLK270,
CLK2X => U9_CLK2X,
CLK90 => U9_CLK90,
CLKDV => U9_CLKDV,
LOCKED => U9_LOCKED
CLK2X180 => U9_CLK2X180,
CLKLOST => NGD2VHDL_X_5669_12,
NOTINPHASE => NGD2VHDL_X_5669_13
);
В библиотеке SIMPRIM такого нет, есть только X_CLKDLL (без двойки в имени и без некоторых выводов). Соответсвенно модель не компелируется. Кто нить сталкивался? СLKDLL я вставлял в схему через схематик, может надо через HDL, тогда во время синтеза зацепится правильный компанент?

• Я подключал DLL на VHDL для обычного виртекса, немного помучался но все получилось. К сожалению не смог найти последнююю рабочую версию. А в сообщении черновой шаблон, может поможет. — Pashka   (24.05.2002 10:09, 2527 байт, ссылка)
  • А вот как подключать DLL для Virtex — Pashka   (24.05.2002 10:12, пустое, ссылка)
• Ответ: Трабл с CLKDLL в Virtex E — Vladimir_vss   (23.05.2002 17:57, 1001 байт)
  • Так в том то и дело... — -=Sergei=-   (23.05.2002 21:32, 264 байт)
    • Ответ: Так в том то и дело... — Vladimir_vss   (23.05.2002 23:09, 272 байт)
      • Чип в софте "доделан" ручками, возможно в этом и трабл, по ISE 4.2i вопросик (+) — -=Sergei=-   (27.05.2002 12:18, 441 байт)
        • Ответ: — Vladimir_vss   (27.05.2002 19:16, 434 байт)