Отправлено Fnutik 09 февраля 2006 г. 17:12

Тут вроде на конфе статья проскакивала о написании эффективного кода на VHDL или VerilogHDL (не помню для какого) для реализации быстродействующих счетчиков больших разрядностей или алгоритм...

• Carry Look-Ahead Counters. Смысл таков: большой счетчик строится из малых, выход переноса осуществляется на единицу ранее чем обычно, затем тактируется и подается на вход переноса следующего... — Victor®   (10.02.2006 14:56 195.46.37.133, пустое)
  • Идея правильная, только это всего лишь конвейеризация переноса. C CLA (carry look-ahead) ничего общего. CLA это (+) — SM   (10.02.2006 20:20 213.141.159.26, 1005 байт)
• Чем больше счетчик, тем больше сумматор(+) — Dmv   (09.02.2006 18:35 217.23.71.210, 212 байт)
• я конечно могу ошибаться, но (+) — Doka   (09.02.2006 18:04 193.192.152.11, 162 байт)
  • да нет, просто вот задумался при переходе на Verilog (+) — Fnutik   (09.02.2006 18:19 82.211.152.12, 563 байт)
    • Идея то простая.(+) — ux   (10.02.2006 12:57 81.19.129.250, 99 байт)
      • Ответ: (+) — Fnutik   (10.02.2006 17:24 82.211.152.12, 289 байт)
        • Ответ: — Builder   (10.02.2006 18:19 81.25.47.235, 526 байт)
    • ну так в мегафункциях-то как раз с применением RPM и сделано — Doka   (09.02.2006 18:36 193.192.152.11, 64 байт)

E-mail: info@telesys.ru