|
|
Когда пишете на Verilog, при описании счётчика, на этапе синтеза Q должен подставлять lpm функцию счётчика, которая и должна давать максимальное быстродействие. У себя я это и наблюдаю.
Если у вас не так, то это видимо из-зо того, что синтезатор решил не подставлять lpm счётчика, а сделал это по другому (у меня такое бывало когда синтезатор объеденял счётчик с другой логикой и lpm в этом случае не подставлялась).
Как вариант выхода из ситуации - напрямую в Verilog прописывать ту lpm, которую вы использовали в AHDL.
|
|
E-mail: 
info@telesys.ru
