[an error occurred while processing this directive]
|
signed/unsigned есть subtype std_logic_vector.
работа с числами signed ними идет по правилам математики с дополением до 2-х, поэтому ройте тему в этом напрвлении.
ЗЫ. ВХДЛ Синтезатор за вас расширять знаковые поля при выпленнии мат.действие не будет.
И ИМХО пользуйте IEEE шные лиы numeric_std/numeric_bit.
E-mail: info@telesys.ru