[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Схема такая.
На вход первого CLKDLL (DLL2) через IBUFG подаю частоту извне. Делаю обратную связь с выхода CLK0 через BUFG на вход CLKFB. С выхода деления CLKDV подаю прямо на вход второго CLKDLL (DLL3).
У второго CLKDLL с выхода удвоения частоты CLK2X идет через BUFG на обратную связь и с выхода этого BUFG идет на выход через OBUF. И с выхода CLK0 через OBUF идет еще на один выход частота без удвоения.
В результате в map report пишет ошибку:
ERROR:MapLib:322 - CLKDLL is driven by CLKDLL symbol "XLXI_17" (output signal=XLXN_23), Proper phase relationship to the original clock cannot be guaranteed if the driver is not an IBUFG or BUFG. Timing analysis results may not be valid. If BUFG is used, it must so be driven by the same DLL. To by-pass this check, set environment variable XIL_MAP_ALLOW_ANY_DLL_INPUT.
Что не так?
Или надо все-таки задать XIL_MAP_ALLOW_ANY_DLL_INPUT?
E-mail: info@telesys.ru