Отправлено Dimon1977 14 ноября 2004 г. 19:55

Нужно сделать схему управления АЦП MAX1101 и ПЗС линейкой, но при проектировании возникли сложности с тем, что MAX тактовая частота резко падает при использовании делителей частоты выполненных по стандартной схеме. Может кто-то подскажет как оптимально строить делители частоты на ПЛИС Altera MAX... Обязательно ли использовать при этом глобальный клок? Если у кого есть примерчик делителя частоты с различными коффициентами деления сделанный в схематике Квартуса, плиз, намыльте на CGG@MAIL.RU

• :) — ab   (16.11.2004 12:16, пустое, ссылка)
• Какой коэффициент деления надо и какая входная частота? Смотрите на Look-ahead счетчики — Victor®   (15.11.2004 13:19, пустое)
• Есть на AHDL (+) — SM   (14.11.2004 20:25, 681 байт)
  • Ответ: а как на счет того-же но в схематике? — Dimon1977   (14.11.2004 20:52, 482 байт)
    • Ответ: — SAZH   (14.11.2004 21:47, 224 байт)
    • А Вы сделайте (+) — SM   (14.11.2004 20:58, 947 байт)
      • Огромное спасибо!!!... — Dimon1977   (14.11.2004 21:06, пустое)
  • В догонку (+) — SM   (14.11.2004 20:50, 433 байт)
    • Ответ: я это делаю на EPM3064ATC44-10 — Dimon1977   (14.11.2004 20:55, пустое)
      • Архитектура-то одна у них... — SM   (14.11.2004 21:28, пустое)