[an error occurred while processing this directive]
|
File -> Create Default Symbol, и получите символ для даного делителя, который можно будет включить в схематику. Я рисовать по отдельным триггерам это не буду. Вот реализация делителя с задавемой константой шириной входа.
P.S. Асинхронные схемы в ПЛИС - это вообще не дело.
CONSTANT NDIV = 7;SUBDESIGN DIVIDER (
CLK:INPUT;
DIVCOEFF[NDIV-1..0]:INPUT;
TCKO:OUTPUT;
)
VARIABLE
CKD[NDIV-2..0]:DFF;
CKDA[NDIV-2..0]:DFF;
CKO:DFFE;
ZEROS[NDIV-3..0]:NODE;BEGIN
DEFAULTS
CKO.ENA=GND;
ZEROS[]=0;
END DEFAULTS;CKD[].CLK=CLK;
IF (CKD[]==0) THEN
IF (NOT CKO) THEN
CKD[] = DIVCOEFF[NDIV-1..1];
ELSE
CKD[] = CKDA[];
END IF;
CKO.ENA=VCC;
ELSE
CKD[]=CKD[]-1;
END IF;CKDA[].CLK=CLK;
CKDA[] = DIVCOEFF[NDIV-1..1] + (ZEROS[],DIVCOEFF[0]);CKO.CLK=CLK;
CKO = NOT CKO;
TCKO=CKO;
END;
E-mail: info@telesys.ru