|
|
Изучаемый сигнал в полосе 0-5МГц, промодулирован несущей 80 МГц.
Сейчас сигнал переноситься в "ноль"(получая от -5МГц до 5МГц) аналоговым образом. Сам сигнал изначатьно оптический, и промодулирован оптическим образом, после чего принят с ФЭУ, вот его и необходимо обрано демодулировать.
Почитал статейку http://www.chipnews.ru/html.cgi/arhiv/00_08/stat_2.htm
Попялился я на цифровые демодуляторы, но они все по частотке не катят. Если я правильно понял, то при цифровой демодуляции чтобы получить квадратурную пару необходимо цифровать на частоте больше чем 80*4 = 320МГц. После чего мне нужен FIR фильтр и дециматор (передескретизация сигнала).
Возможно ли такое реализовать на FPGA (на базе altera типа стратикс или второй циклон)?
Подскажите не сведущему в этом.
E-mail: 
info@telesys.ru
