Отправлено ux 21 сентября 2004 г. 14:23 В ответ на: Вопрос делетанта: квадратурная демодуляция на FPGA отправлено Major 21 сентября 2004 г. 13:47

Например можно дискретизировать сигнал с помощью АЦП на частоте 64 МГц и тогда ваша полоса будет на 16 МГц в цифре, умножаете далее сигнал в цифре на синус и косинус с частотой 16 МГц, получаете комплексный сигнал на нулевой частоте, а поскольку 16*4=64 то на период синуса частоты 16 МГц приходится 4 отсчёта: синус 0,1,0,-1..., косинус 1, 0, -1, 0....., т. е. даже умножения не требуется.