[an error occurred while processing this directive]
непонятно по Verilog насчет wire (+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

миниатюрный аудио-видеорекордер mAVR

Отправлено DASM 26 августа 2004 г. 03:16

надо типа прозрачная защелка. По совету сделал так
input ALE;
input [7:0] AD;
wire [7:0] lowAddr;
assign lowAddr = ALE ? AD : lowAddr;

В симуляторе все пашет, но не понимаю как. Ведь если ALE low то lowAddr "замкнут" сам на себя. А ведь wire по определению не может хранить значений. Но ведь работает :-(

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru