Отправлено svf 18 мая 2004 г. 19:49 В ответ на: Не помогло, зато помогло другое... (+) отправлено Барс 18 мая 2004 г. 10:27

Говоря о блоке, я имел в виду не модуль проекта, а логический блок (LAB) в ПЛИС. Разводчик поместил какие-то части проекта (пусть даже почти логически не связанные) в один логический блок, руководствуясь, в первую очередь, привязкой выходов к конкретным макроячейкам. И на всю эту логику не хватило расширителей.

Разрешив автоматическую вставку LCELL, Вы дали возможность разводчику переместить логику формирования одного из выходых сигналов в другой логический блок, задействовав только одну макроячейку как повторитель в этом логическом блоке. Это уменьшило количество требуемых разделяемых расширителей. Только теперь, по идее, если выход у Вас не регистровый, задержка на этом выходе должна увеличиться.

• Ну это надо смотреть... — svf   (19.05.2004 14:50, 665 байт)
• Спасибо за информацию, но не подскажите ли, как можно уменьшить задержку, (+) — Барс   (19.05.2004 09:33, 140 байт)